FPGA-Altera-Quartus - なんだかいろいろウィキ

javascript plugin Error : このプラグインで利用できない命令または文字列が入っています。

FPGA

field programmable gate arrayの略
logicをプログラムで組むことができる。

Altera

CPLD FPGAメーカーの大手。xilinxとの２大メーカーがこの分野
をほぼ独占している。

Quartus

Altera社のフリーのPLD設計ソフト。
私見では、xilinxのwebpackより使いやすい。

Quartusの使い方

• 使った基板

1. 起動

   起動してFile->New Project Wizerd
   

   

   画像がないところはすべてnextで、
   

   

   この画面がきたらそのまま上から
   プロジェクトを置くフォルダ（ソフトは作ってくれないので
   自分でフォルダを作っておく）
   プロジェクト名を入れる。そのしたはプロジェクト名と同じでOK
   

   

   自分が使うデバイス名を探す。見つけたらそれを選んでnext　finish
   

File->New をすると

この画面。今回はVHDLなのでこれを選ぶ。
完了して、出てきた真っ白の画面に下のプログラムを打ち込む。

プログラム

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity test is
port(
clk:in std_logic;
led_out:out std_logic);
end test;

architecture Behavioral of test is 

signal counter:std_logic_vector(20 downto 0);

begin
process(clk)
begin
if clk'event and clk='1' then
counter<=counter+1;
end if;
end process;
led_out<=counter(20);

end Behavioral;

次はコンパイル。
画面上の方のボタンから紫の三角ボタンを押すとコンパイルが始まる。
結構時間がかかるので待つ。
するとこうなる

次にPIN配置を決める。GUIを持っているので、下の図と同じところを選ぶ。

するとこんな画面が出る。

この中で使うピンをダブルクリックすると

こんなのが出るので、node nameで該当するものを選ぶ。
んでこの画面を終了する。
もう一度コンパイルする。今度は、ピンを指定した後のものになる。
これを良く忘れるので気をつける。

上に表示されているところからprogrammerを選ぶと

こんな画面が出るので、
Auto detectしたあとにstartすると書き込みが完了する。

戻る