発表資料２ - なんだかいろいろウィキ

CPLD-SRAM

やること

CPLDを使ってSRAMを制御する。
PICからCPLDにデータを送りCPLDからSRAMにアクセス
PICにデータを返すという形にする。つまりCPLDは
PICからSRAMにアクセスするための中間デバイスとして扱う。

実装に当たって

PIC・CPLDの使用PIN数を減らす工夫をする。
IO_PINを半分(4bit)にしてクロックを利用し
２回に分けて８bitのデータを送る。
また、アドレスの指定はすべてCPLDに自動で
させる。初期アドレスからデータが来るたびに
アドレスをインクリメントする。
この仕様では、PICからのデータは連続データ
しか扱えないが、データロガーとして使う場合
さほど問題にならないと判断した。

実際の接続

図のような接続を考えている。

• PIC-CPLD

1. I/O　４bit
   ２回に分けて８ビット分のデータを送る
2. clk 1bit
   ４bitデータを送るごとにクロック信号を出す.
   CPLDは奇数クロックのときは上位4bit偶数クロックの
   時は下位４bitと判断する。
3. R/W 1bit
   high　read
   low write
4. PIN数
   上記の接続の場合の使用PIN数について
   PIC ６pin
   CPLD 32pin
   CPLDがぎりぎりになるの少々不安

使用するＩＣ

上記をふまえ使用するＩＣを選択する。
ＰＩＮ数は44pinのＩＣ XC9536-PC44ではピンに使用するマクロセルが34あり
一見足りているようだが、総マクロセルが３６でピンに割り当てる
とほぼ使い切ってしまう。内部で14bit分のアドレス保持など
マクロセルを使うのでpin数は同じだが72マクロセルを持つ
XC9572-15P44C(E先生より)を使うこととする。

点滅回路にてピンはLEDとCLKの２ピン。内部のマクロセルを20使っています。
まだまだ、マクロセルあまってます。これならぎりぎりSRAMもいけるはず