アットウィキロゴ
tool
  • modelsim
    • 現状の仕様方法
      • doファイルで以下のコマンドを実行
        • cd /wrkディレクトリ
        • vlog *.*(simファイル)
        • vsim * work.glbl
        • add wave *
        • run -all
    • macroコマンドで他に使えそうなのはないか?
      • ⇒?
    • compileの仕方で他にオプションはないか?
      • error時の動作を設定したい⇒?
    • vlog.* fileって?
      • compile>compile option>verilog>other verilog options の中身.
      • ライブラリ等のdir指定(?)
    • glbl.vって?
      • xilinxのとき必要(?)
        • modelsimで実行時,vsim



  • visual elite
    • デザインを古いverでgenerateしたら、state machineのassign文がごそっと消えた…。⇒saveしなおしたら直ったけど大丈夫か?
    • 新しいverをいれたら動きがカクカク。最初調子よくてもちょっとするとカクカク。summitに聞いても原因わからず…。とりあえずちゃんと動いてる古いverで。


  • Matlab+Simulink
    • Simに使えそう
    • 環境構築,結果評価が楽?

  • SimVision
    • simtool
    • 場合によっては、modelsimより使いやすいかも
    • 既存のlogicを追っていくとき使うブロック図化する機能は、visualeliteやmodelsimよりもはるかに使いやすい。
    • が、周りの環境を理解していないため(または、しっかり管理されているため?)お試しで気軽には使いずらい。

タグ:

fpga eda
最終更新:2007年09月11日 20:05