Verilog小技集 - tech_memo @ ウィキ

---

ビット幅が異なるモジュールの設計

動作はまったく同じだが、使用するビット幅が異なるモジュールの設計
→ポート宣言時にパラメータを使用する

モジュールの設計

nビット加算器の設計

module add #(parameter width = n)
	(input clk ,
	 input[width - 1 : 0] inA ,
	 input[width - 1 : 0] inB ,
	 output[width : 0] outC);
	always@(posedge clk)begin
		outC <= inA + inB;
	end
endmodule
 

4ビット加算器として使用()

4ビット加算器を上記のaddを使い設計する

module add_4
	(input clk ,
	 input[3 : 0] inA ,
	 input[3 : 0] inB ,
	 output[4 : 0] outC);
	add #(.width(4))(.clk(clk) , .inA(inA), .inB(inB), .outC(outC));
endmodule
 

---

このページを編集     上へ