Verilog記述方法 - こばメモ @ ウィキ

VerilogHDLは，記述方法によって再利用可能となったり簡潔に記述可能となる場合がある．
ここでは，文法上の表記法について記述する．
以下に有効な記述法や注意点を記述する．

• パラメータ
• 連接演算
• function
• レジスタ配列
• `define
• 条件演算子
• ブロッキング代入文とノン・ブロッキング代入文
• for文
• ステートメント