en_gen_updown - こばメモ @ ウィキ

モジュール名

en_gen_updown

パラメータ

ON_WIDTH=8;
OFF_WIDTH=1;

入力

• clock
• clear
• start
• stop

出力

• en_out

動作

ビットシリアル用のプロセッサや制御部を製作する際に必要とされるのが特定のクロック数分enable信号を生成させるような機能である．
start=HIとするとその次のクロックからON_WIDTHクロック分en_out=HI，OFF_WIDTHクロック分en_out=LOWとする．以降HI,LOWを繰り返す．
stop=HIで常にen_out=LOWとなる．

使用モジュール

その他

カウンタの実現方法として以下の２つの方法がある．

1. シフトレジスタ
2. 加算レジスタ

1のほうが使用レジスタ数は多くなってしまうが，動作周波数は高いようである．
評価したVerilogファイルはenable_gen1, enable_gen2である．