== 概要 ==
YGV608-F(PVDC II)は画像表示用LSI。
ナムコND-1 GAME PCB/GAME(B) PCBに採用されている。
== 仕様 ==
- YGV608-F Pattern mode Video Display Controller II(PVDC II)
- PCGスクリーンを2画面持ち、最大2048x2048ドットの構成が可能。
- PCGサイズは8x8,16x16,32x32,64x64ドットに指定可能。
- 水平・垂直スクロール可能。
- PCGパターンの水平、垂直反転機能内蔵。
- 外部パターンジェレエータテーブルROMは2MBまで接続可能。
- モザイク処理、ズーム、回転機能内蔵。
- スプライトアトリビュートテーブルRAM内蔵。
- スプライトは一画面に64個表示可能。水平位置への同時表示は16個。
- スプライトサイズは8x8,16x16,32x32,64x64ドットに指定可能。
- モニター同期周波数、ドットクロック周波数は最大8MHzまでセット可能。
- 内蔵D/AコンバータによるリニアRGB出力と、デジタルRGB出力端子搭載。
- マルチVDP構成のためのカラーコード入出力端子搭載（カラーバス）。
- 電源電圧 +5Vアナログ、デジタル電源
- 100ピンQFP
== 外観とピンアサイン ==
| 端子番号 |
端子名称 |
I/O |
端子機能 |
| 1 |
VSS |
- |
デジタル電源用GND |
| 2 |
MA15 |
O |
ROMアドレスバス |
| 3 |
MA16 |
O |
ROMアドレスバス |
| 4 |
MA17 |
O |
ROMアドレスバス |
| 5 |
MA18 |
O |
ROMアドレスバス |
| 6 |
MA19 |
O |
ROMアドレスバス |
| 7 |
MA20 |
O |
ROMアドレスバス |
| 8 |
VDD |
- |
デジタル用+5V電源 |
| 9 |
MAHZ# |
I |
LowレベルにてROMアドレスバスMA0～MA20をハイインピーダンスにする |
| 10 |
CBDR |
O |
カラーバスのディレクション信号
Lowレベルでカラーバスは入力、Highレベルでカラーバスは出力 |
| 11 |
SPRT |
I/O |
スプライトプレーン出力タイミング |
| 12 |
CB0 |
I/O |
8ビット双方向カラーバス |
| 13 |
CB1 |
I/O |
8ビット双方向カラーバス |
| 14 |
CB2 |
I/O |
8ビット双方向カラーバス |
| 15 |
CB3 |
I/O |
8ビット双方向カラーバス |
| 16 |
VSS |
- |
デジタル電源用GND |
| 17 |
CB4 |
I/O |
8ビット双方向カラーバス |
| 18 |
CB5 |
I/O |
8ビット双方向カラーバス |
| 19 |
CB6 |
I/O |
8ビット双方向カラーバス |
| 20 |
CB7 |
I/O |
8ビット双方向カラーバス |
| 21 |
BLANK# |
O |
ブランキング期間タイミング信号出力 |
| 22 |
R2 |
O |
デジタルR信号出力 |
| 23 |
R3 |
O |
デジタルR信号出力 |
| 24 |
R4 |
O |
デジタルR信号出力 |
| 25 |
R5 |
O |
デジタルR信号出力 |
| 26 |
VSS |
- |
デジタル電源用GND |
| 27 |
G2 |
O |
デジタルG信号出力 |
| 28 |
G3 |
O |
デジタルG信号出力 |
| 29 |
G4 |
O |
デジタルG信号出力 |
| 30 |
G5 |
O |
デジタルG信号出力 |
| 31 |
VDD |
- |
デジタル用+5V電源 |
| 32 |
B2 |
O |
デジタルB信号出力 |
| 33 |
B3 |
O |
デジタルB信号出力 |
| 34 |
B4 |
O |
デジタルB信号出力 |
| 35 |
B5 |
O |
デジタルB信号出力 |
| 36 |
DCLK |
O |
ドットクロック出力 |
| 37 |
HSYNC# |
O |
水平同期信号出力 |
| 38 |
VSYNC# |
O |
垂直同期信号出力 |
| 39 |
FRC |
O |
フレームクロック信号出力 |
| 40 |
VSS |
- |
デジタル電源用GND |
| 41 |
XOUT |
O |
クリスタル接続 |
| 42 |
XIN |
I |
クリスタル接続、またはオシレータなどのクロック入力 |
| 43 |
VDD |
- |
デジタル用+5V電源 |
| 44 |
RESET# |
I |
パワーオン、リセット信号入力 |
| 45 |
VRESET# |
I |
水平同期リセット入力 |
| 46 |
HRESET# |
I |
垂直同期リセット入力 |
| 47 |
YS |
O |
スーパーインポーズタイミング信号 |
| 48 |
FSC |
O |
カラーサブキャリアクロック出力(3.58MHz) |
| 49 |
CSYNC# |
O |
複合同期信号出力 |
| 50 |
VSS |
- |
デジタル電源用GND |
| 51 |
AVDD |
- |
アナログ用+5V電源(RGB用) |
| 52 |
R |
O |
アナログ R信号出力 |
| 53 |
G |
O |
アナログ G信号出力 |
| 54 |
B |
O |
アナログ B信号出力 |
| 55 |
AVSS |
- |
アナログ電源用GND(RGB用) |
| 56 |
PS0 |
I |
I/Oポート番号入力信号。PS0～PS2でPVDCIIのP#0～P#7を指定。 |
| 57 |
PS1 |
I |
I/Oポート番号入力信号。PS0～PS2でPVDCIIのP#0～P#7を指定。 |
| 58 |
PS2 |
I |
I/Oポート番号入力信号。PS0～PS2でPVDCIIのP#0～P#7を指定。 |
| 59 |
CS# |
I |
チップセレクト信号入力 |
| 60 |
WR# |
I |
ライトストローブ信号入力 |
| 61 |
RD# |
I |
リードストローブ信号入力 |
| 62 |
VSS |
- |
デジタル電源用GND |
| 63 |
WAIT# |
O |
ウェイト信号出力 |
| 64 |
INT0# |
O |
割込み信号出力0 |
| 65 |
INT1# |
O |
割込み信号出力0 |
| 66 |
VDD |
- |
デジタル用+5V電源 |
| 67 |
CD0 |
I/O |
8ビット双方向データバス |
| 68 |
CD1 |
I/O |
8ビット双方向データバス |
| 69 |
CD2 |
I/O |
8ビット双方向データバス |
| 70 |
CD3 |
I/O |
8ビット双方向データバス |
| 71 |
VSS |
- |
デジタル電源用GND |
| 72 |
CD4 |
I/O |
8ビット双方向データバス |
| 73 |
CD5 |
I/O |
8ビット双方向データバス |
| 74 |
CD6 |
I/O |
8ビット双方向データバス |
| 75 |
CD7 |
I/O |
8ビット双方向データバス |
| 76 |
MD0 |
O |
ROMデータバス |
| 77 |
MD1 |
O |
ROMデータバス |
| 78 |
MD2 |
O |
ROMデータバス |
| 79 |
MD3 |
O |
ROMデータバス |
| 80 |
MD4 |
O |
ROMデータバス |
| 81 |
MD5 |
O |
ROMデータバス |
| 82 |
MD6 |
O |
ROMデータバス |
| 83 |
MD7 |
O |
ROMデータバス |
| 84 |
VDD |
- |
デジタル用+5V電源 |
| 85 |
MA0 |
O |
ROMアドレスバス |
| 86 |
MA1 |
O |
ROMアドレスバス |
| 87 |
MA2 |
O |
ROMアドレスバス |
| 88 |
MA3 |
O |
ROMアドレスバス |
| 89 |
MA4 |
O |
ROMアドレスバス |
| 90 |
VSS |
- |
デジタル電源用GND |
| 91 |
MA5 |
O |
ROMアドレスバス |
| 92 |
MA6 |
O |
ROMアドレスバス |
| 93 |
MA7 |
O |
ROMアドレスバス |
| 94 |
MA8 |
O |
ROMアドレスバス |
| 95 |
MA9 |
O |
ROMアドレスバス |
| 96 |
MA10 |
O |
ROMアドレスバス |
| 97 |
MA11 |
O |
ROMアドレスバス |
| 98 |
MA12 |
O |
ROMアドレスバス |
| 99 |
MA13 |
O |
ROMアドレスバス |
| 100 |
MA14 |
O |
ROMアドレスバス |
== その他 ==
== 編集用リンク ==
最終更新：2012年03月07日 13:20
