「ピンアサイン」の編集履歴（バックアップ）一覧はこちら

ピンアサイン - (2011/05/02 (月) 18:05:53) の１つ前との変更点

追加された行は緑色になります。

削除された行は赤色になります。

*[IO] - [CQ-FRK-LXP2] 間ピンアサイン
**CN1 (下側)
||>|Pin A|>|Pin B|
|PinNo|IO|FPGA|IO|FPGA|
|01|GND||GND||
|02|A2|2|A1|1|
|03|A4|6|A3|5|
|04|A6|15|A5|10|
|05|A8|21|A7|17|
|06|A10|27|A9|22|
|07|A12|29|A11|28|
|08|A14|31|A13|30|
|09|A16|35|A15|32|
|10|A18|37|A17|36|
|11|A20|39|A19|38|
|12|A22|43|A21|40|
|13|A24|45|A23|44|
|14|3.3V|VCCAUX|3.3V|VCCAUX|
|15|A25|46|A26|47|
|16|A27|48|A28|50|
|17|A29|52|A30|53|
|18|A31|54|A32|55|
|19|GND||GND||
|20|ExSW_IN1|78|A34|57|
|21|A33|56|A35|58|
|22|A36|61|A37|62|
|23|GPLL1_FB|69|A38|66|
|24|A39|71|A40|70|
|25|A41|72|GCLK1|65|

**CN2 (上側)
||>|Pin A|>|Pin B|
|PinNo|IO|FPGA|IO|FPGA|
|01|GCLK2|144|GND||
|02|B2|142|B1|143|
|03|GPLL2_FB|138|B3|141|
|04|B4|137|B5|134|
|05|B6|133|B7|132|
|06|fpgaDONE|8|NC||
|07|fpgaTMS|79|fpgaPROG|7|
|08|fpgaTCK|81|fpgaTDO|82|
|09|GND||fpgaTDI|80|
|10|B12|125|B10|129|
|11|B14|123|B11|127|
|12|B15|122|B13|124|
|13|B17|120|B16|121|
|14|B8|130|B9|131|
|15|GND||GND||
|16|B19|116|B18|119|
|17|B20|114|B21|115|
|18|B23|110|B22|113|
|19|B25|108|B24|109|
|20|3.3V|VCCAUX|3.3V|VCCAUX|
|21|B27|104|B26|107|
|22|B35|94|B36|93|
|23|B37|92|B38|91|
|24|B39|90|B40|89|
|25|B41|88|B42|87|

*[MFPGA-BASE] - [IO] - [CQ-FRK-LXP2] 間ピンアサイン
[[MFPGA-BASE>http://www.marutsu.co.jp/user/shohin.php?p=63876]]

**CN1 (下側)
||>|>|Pin A|>|>|Pin B|
|PinNo|MFGPA|IO|LXP2|MFGPA|IO|FPGA|
|01|JP1-5|GND||JP2-5|GND||
|02|JP1-4|A2|2|JP2-4|A1|1|
|03|JP1-3|A4|6|JP2-3|A3|5|
|04|JP1-2|A6|15|JP2-2|A5|10|
|05|JP1-1|A8|21|JP2-1|A7|17|
|06|PortIN_0|A10|27|PortIN_1|A9|22|
|07|PortIN_2|A12|29|PortIN_3|A11|28|
|08|PortOUT_0|A14|31|PortOUT_1|A13|30|
|09|PortOUT_2|A16|35|PortOUT_3|A15|32|
|10|PortOUT_4|A18|37|PortOUT_5|A17|36|
|11|PortOUT_6|A20|39|PortOUT_7|A19|38|
|12|nDACENB|A22|43|PortIN_4|A21|40|
|13|TACTSWIN_3|A24|45|PortIN_5|A23|44|
|14|3.3V||VCCAUX|3.3V||VCCAUX|
|15|PortIN_6|A25|46|PortIN_7|A26|47|
|16|nSysRST|A27|48|nUSB_DM|A28|50|
|17|nUSB_ENB|A29|52|USB_DP|A30|53|
|18|RxD1|A31|54|TxD1|A32|55|
|19|GND|||GND|||
|20|TACTSWIN_4|ExSW_IN1|78|DIPSW_IN_2|A34|57|
|21|DIPSW_IN_1|A33|56|Seg_D4[1]|A35|58|
|22|Seg_D4[2]|A36|61|Seg_D4[3]|A37|62|
|23|Seg_D4[4]|GPLL1_FB|69|Seg_D4[5]|A38|66|
|24|Seg_D4[6]|A39|71|Seg_D4[7]|A40|70|
|25|Seg_D4[8]|A41|72|Osc 10MHz|GCLK1|65|

**CN2 (上側)
||>|>|Pin A|>|>|Pin B|
|PinNo|MFGPA|IO|LXP2|MFGPA|IO|FPGA|
|01|JP3-5|GCLK2|144|JP4-5|GND||
|02|JP3-4|B2|142|JP4-4|B1|143|
|03|JP3-3|GPLL2_FB|138|JP4-3|B3|141|
|04|JP3-2|B4|137|JP4-2|B5|134|
|05|JP3-1|B6|133|JP4-1|B7|132|
|06|fpgaDONE||8|VCCJtag|NC||
|07|fpgaTMS||79|fpgaPROG||7|
|08|fpgaTCK||81|fpgaTDO||82|
|09|GND|||fpgaTDI||80|
|10|DIPSW_IN_3|B12|125|Seg_D3[1]|B10|129|
|11|Seg_D3[2]|B14|123|Seg_D3[3]|B11|127|
|12|Seg_D3[4]|B15|122|Seg_D3[5]|B13|124|
|13|TACTSWIN_2|B17|120|DIPSW_IN_4|B16|121|
|14|Seg_D3[6]|B8|130|Seg_D3[7]|B9|131|
|15|GND|||GND|||
|16|Seg_D3[8]|B19|116|Seg_D2[1]|B18|119|
|17|Seg_D2[2]|B20|114|Seg_D2[3]|B21|115|
|18|Seg_D2[4]|B23|110|TACTSWIN_1|B22|113|
|19|Seg_D2[5]|B25|108|Seg_D2[6]|B24|109|
|20|3.3V||VCCAUX|3.3V||VCCAUX|
|21|Seg_D2[7|B27|104|Seg_D2[8]|B26|107|
|22|Seg_D1[1]|B35|94|Seg_D1[2]|B36|93|
|23|Seg_D1[3]|B37|92|Seg_D1[4]|B38|91|
|24|Seg_D1[5]|B39|90|Seg_D1[6]|B40|89|
|25|Seg_D1[7]|B41|88|Seg_D1[8]|B42|87|

*[IO] - [CQ-FRK-LXP2] 間ピンアサイン
**CN1 (下側)
||>|Pin A|>|Pin B|
|PinNo|IO|FPGA|IO|FPGA|
|01|GND||GND||
|02|A2|2|A1|1|
|03|A4|6|A3|5|
|04|A6|15|A5|10|
|05|A8|21|A7|17|
|06|A10|27|A9|22|
|07|A12|29|A11|28|
|08|A14|31|A13|30|
|09|A16|35|A15|32|
|10|A18|37|A17|36|
|11|A20|39|A19|38|
|12|A22|43|A21|40|
|13|A24|45|A23|44|
|14|3.3V|VCCAUX|3.3V|VCCAUX|
|15|A25|46|A26|47|
|16|A27|48|A28|50|
|17|A29|52|A30|53|
|18|A31|54|A32|55|
|19|GND||GND||
|20|ExSW_IN1|78|A34|57|
|21|A33|56|A35|58|
|22|A36|61|A37|62|
|23|GPLL1_FB|69|A38|66|
|24|A39|71|A40|70|
|25|A41|72|GCLK1|65|

**CN2 (上側)
||>|Pin A|>|Pin B|
|PinNo|IO|FPGA|IO|FPGA|
|01|GCLK2|144|GND||
|02|B2|142|B1|143|
|03|GPLL2_FB|138|B3|141|
|04|B4|137|B5|134|
|05|B6|133|B7|132|
|06|fpgaDONE|8|NC||
|07|fpgaTMS|79|fpgaPROG|7|
|08|fpgaTCK|81|fpgaTDO|82|
|09|GND||fpgaTDI|80|
|10|B12|125|B10|129|
|11|B14|123|B11|127|
|12|B15|122|B13|124|
|13|B17|120|B16|121|
|14|B8|130|B9|131|
|15|GND||GND||
|16|B19|116|B18|119|
|17|B20|114|B21|115|
|18|B23|110|B22|113|
|19|B25|108|B24|109|
|20|3.3V|VCCAUX|3.3V|VCCAUX|
|21|B27|104|B26|107|
|22|B35|94|B36|93|
|23|B37|92|B38|91|
|24|B39|90|B40|89|
|25|B41|88|B42|87|

*[MFPGA-BASE] - [IO] - [CQ-FRK-LXP2] 間ピンアサイン
[[MFPGA-BASE>http://www.marutsu.co.jp/user/shohin.php?p=63876]]

**CN1 (下側)
||>|>|Pin A|>|>|Pin B|
|PinNo|MFGPA|IO|LXP2|MFGPA|IO|FPGA|
|01|JP1-5|GND||JP2-5|GND||
|02|JP1-4|A2|2|JP2-4|A1|1|
|03|JP1-3|A4|6|JP2-3|A3|5|
|04|JP1-2|A6|15|JP2-2|A5|10|
|05|JP1-1|A8|21|JP2-1|A7|17|
|06|PortIN_0|A10|27|PortIN_1|A9|22|
|07|PortIN_2|A12|29|PortIN_3|A11|28|
|08|PortOUT_0|A14|31|PortOUT_1|A13|30|
|09|PortOUT_2|A16|35|PortOUT_3|A15|32|
|10|PortOUT_4|A18|37|PortOUT_5|A17|36|
|11|PortOUT_6|A20|39|PortOUT_7|A19|38|
|12|/DACENB|A22|43|PortIN_4|A21|40|
|13|TACTSWIN_3|A24|45|PortIN_5|A23|44|
|14|3.3V||VCCAUX|3.3V||VCCAUX|
|15|PortIN_6|A25|46|PortIN_7|A26|47|
|16|/SysRST|A27|48|/USB_DM|A28|50|
|17|/USB_ENB|A29|52|USB_DP|A30|53|
|18|RxD1|A31|54|TxD1|A32|55|
|19|GND|||GND|||
|20|TACTSWIN_4|ExSW_IN1|78|DIPSW_IN_2|A34|57|
|21|DIPSW_IN_1|A33|56|Seg_D4[1]|A35|58|
|22|Seg_D4[2]|A36|61|Seg_D4[3]|A37|62|
|23|Seg_D4[4]|GPLL1_FB|69|Seg_D4[5]|A38|66|
|24|Seg_D4[6]|A39|71|Seg_D4[7]|A40|70|
|25|Seg_D4[8]|A41|72|Osc 10MHz|GCLK1|65|

**CN2 (上側)
||>|>|Pin A|>|>|Pin B|
|PinNo|MFGPA|IO|LXP2|MFGPA|IO|FPGA|
|01|JP3-5|GCLK2|144|JP4-5|GND||
|02|JP3-4|B2|142|JP4-4|B1|143|
|03|JP3-3|GPLL2_FB|138|JP4-3|B3|141|
|04|JP3-2|B4|137|JP4-2|B5|134|
|05|JP3-1|B6|133|JP4-1|B7|132|
|06|fpgaDONE||8|VCCJtag|NC||
|07|fpgaTMS||79|fpgaPROG||7|
|08|fpgaTCK||81|fpgaTDO||82|
|09|GND|||fpgaTDI||80|
|10|DIPSW_IN_3|B12|125|Seg_D3[1]|B10|129|
|11|Seg_D3[2]|B14|123|Seg_D3[3]|B11|127|
|12|Seg_D3[4]|B15|122|Seg_D3[5]|B13|124|
|13|TACTSWIN_2|B17|120|DIPSW_IN_4|B16|121|
|14|Seg_D3[6]|B8|130|Seg_D3[7]|B9|131|
|15|GND|||GND|||
|16|Seg_D3[8]|B19|116|Seg_D2[1]|B18|119|
|17|Seg_D2[2]|B20|114|Seg_D2[3]|B21|115|
|18|Seg_D2[4]|B23|110|TACTSWIN_1|B22|113|
|19|Seg_D2[5]|B25|108|Seg_D2[6]|B24|109|
|20|3.3V||VCCAUX|3.3V||VCCAUX|
|21|Seg_D2[7|B27|104|Seg_D2[8]|B26|107|
|22|Seg_D1[1]|B35|94|Seg_D1[2]|B36|93|
|23|Seg_D1[3]|B37|92|Seg_D1[4]|B38|91|
|24|Seg_D1[5]|B39|90|Seg_D1[6]|B40|89|
|25|Seg_D1[7]|B41|88|Seg_D1[8]|B42|87|