制御部の作成 - こばメモ @ ウィキ

制御部を作成する過程は以下のように分類される．（あくまでも私の場合）

1. 生成信号の理解
2. 生成信号の分類
3. 状態遷移（図）の作成
4. Verilogコード化

以上の過程は，すべて手動でおこなった場合である．
世の中には便利なツールがあって，状態遷移図をツール上で記述すればその記述に従ったHDLコードを生成することも可能である．
私が使用したことがあるのは，Xilinx社のISEに含まれているStateCadである．
このようなツールを用いればコード化の作業は省くことが可能である．
今回は，制御部を設計する機会があったのでその製作過程を具体例として示しておきます．
私の設計手法は，独自のものです．
品質（回路規模，動作速度，メンテナンス性）の保証はできません．