「自作モジュール」(2011/06/13 (月) 20:16:07) の最新版変更点
追加された行は緑色になります。
削除された行は赤色になります。
Verilog HDLで作ったモジュールを公開しております。
ポートのビット幅はパラメタ化して使いやすくしてあります。
[[符号付除算器]]
Verilog HDLで作ったモジュールを公開しております。
ポートのビット幅はパラメタ化して使いやすくしてあります。
[[符号付除算器]]
[[加減算器]]
表示オプション
横に並べて表示：
変化行の前後のみ表示：
