Day33 - TS-120S専用PLL VFOを作る(4) - トリオ TS-120/TS-130シリーズで電波を出そうの会

いよいよVFOを実装してみます。

基本、コネクタのつなぎ方は前回のDDSをつなぎこんだのと全く同じです。
https://w.atwiki.jp/ts-120s/pages/19.html

後日拡張する余地は残してあります。
個数の合わないスイッチや不可解なミニステレオジャックや謎の圧電ブザーなどは、見なかったことにしておいてください。

まず入力レベルをどうするか

TS-120Sの「旧 DIN 8pin」のPIN1-GND間にVFOの信号を入れる方法を今回も取ります。
そちらにも書いた通り、VFOは周波数5.5MHz～6.0MHz、入力レベルは0.2V±1dB@470Ω loadです。
Si5351Aはちんまい石ながら、数ミリワットぐらいは吐いてしまうので、入力レベルには注意しましょう。

Pythonのソースを解する方はお気づきかもしれませんが

CL0の出力の電流設定は2mA(最低)にして、数mWぐらいを吐かせています。入力レベル的にはたぶんTS-120S直つなぎで大丈夫です。
しかし、うちのポンコツ自作ミリバルが妙に高い値を示したので、1.5kΩをシリーズに入れてつなぎこんでいます。

続いて、Si5351Aの出力にフィルタを入れるかどうか

よく知られている通りSi5351Aの出力は、オシロで見てもわかりやすい「崩れ矩形波」です。

これをそのままリグに叩き込んでいいのか、LPFかBPFでも入れてみようかと、7MHzカットオフぐらいのチェビシェフ型LPF付けてみたりとかしばらく実験していたのだけど、実用上の違いはほぼないことが分かったので、とりあえず抜きました。(*1)

もし気になる方は、適宜LCフィルタ入れてサイン波にしてください。

結果。

ちゃんと動いてます。いったん完成。

SSBであれば大多数の局が、7MHz等では500Hz/1kHzステップ、3.5MHzだと3kHzステップで「きっかりの周波数」で交信する昨今です(*2)。ロータリーエンコーダでちゃちゃっとゼロインできるのはとても快適です。
というわけで、今時のテクノロジーをちょいと拝借して、めちゃくちゃ簡単にTS-120Sの実用性が上がりました。

現在の周波数ステップをLEDか何かに表示したり、オフバンドしないよう5.5～6.0MHzをループさせたり、RITやメモリチャンネル付けたり、可変周波数をクランプさせたり・・・追加機能実装の夢が広がります。いや、まずはCW対応やらなきゃですね。
あとはPython遊びの世界ですので、適宜やってみってください。

なお、もし周波数が「キッカリ」からズレてるとしたら、Si5351Aのオシレータの周波数ズレか、PLLの演算ミスといったあたりです。ボタンやロータリーエンコーダによっては、チャタリング対策が必要になるかもしれません。
もし家主に文句言ってきても面倒見きれませんので、他を調べてください。